

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

⑫ 公開特許公報(A)

昭61-258628

⑬ Int. Cl.

H 02 J 1/00  
G 06 F 1/00

識別記号

1 0 2

庁内整理番号

F-7103-5G  
A-7157-5B

⑭ 公開 昭和61年(1986)11月17日

審査請求 未請求 発明の数 1 (全16頁)

⑮ 発明の名称 電子装置の電源制御方式

⑯ 特 願 昭60-96446

⑰ 出 願 昭60(1985)5月7日

⑱ 発 明 者	田 山	秀 行	川崎市中原区上小田中1015番地	富士通株式会社内
⑱ 発 明 者	井 浦	昭 彦	川崎市中原区上小田中1015番地	富士通株式会社内
⑱ 発 明 者	定 井	啓 次	川崎市中原区上小田中1015番地	富士通株式会社内
⑲ 出 願 人	富士通株式会社			川崎市中原区上小田中1015番地
⑲ 代 理 人	弁理士 山谷 皓榮			

明 細 書

1. 発明の名称 電子装置の電源制御方式

2. 特許請求の範囲

(i) 第1の電源(11)、第1の内部回路(C T)、及び該第1の電源から該第1の内部回路への電源供給、切断を行う電源スイッチ(16)を含む電子装置(1)と、第2の電源(20)、第2の内部回路(2a)、及び第2の電源から第2の内部回路への電源供給を行う電源投入スイッチ(28)を含む外部装置(2)とが接続された時の電源制御方式において、

該外部装置(2)と該電子装置(1)とが接続された場合に、該外部装置から該電子装置の第1の内部回路へ該第2の電源の電源を供給するための給電路を形成する供給手段を設けるとともに、

該電子装置に、該外部装置からの電源供給に応じて該第1の電源からの電源供給を強制的に切断するためのスイッチ制御部(17)を設け、

該外部装置の電源投入に応じて該電子装置の第1の内部回路に対して第2の電源より給電を行うことを特徴とする電子装置の電源制御方式。

(ii) 前記電子装置の第1の電源が電池であることを特徴とする特許請求の範囲第(i)項記載の電子装置の電源制御方式。

3. 発明の詳細な説明

(目次)

概要

産業上の利用分野

従来の技術

発明が解決しようとする問題点

問題点を解決するための手段(第1図)

作用

実施例

(a) 本発明が適用される装置の説明

(第2図、第3図、第4図)

(b) 本発明電子装置の実施例の説明

## (第5図)

(a) 本発明外部装置の実施例の説明

(第6図、第7図)

(d) 電子装置と外部装置との接続時の動作説明

(e) 電子装置の電源制御部の詳細説明

(第8図、第9図)

## 発明の効果

## (概要)

電源と電源スイッチと内部回路とを有する電子装置が外部装置に接続された時の電源制御方式において、外部装置から電子装置に電源を供給するとともに、電子装置にスイッチ制御部を設け、外部装置の電源供給によって電源スイッチを強制的に切断することによって、外部装置の電源投入、切断に応じて電子装置の電源制御を行うものである。

## (産業上の利用分野)

本発明は、内部電源を有する電子装置が外部装

回路C Tに電源(動作電圧)の供給、切断を行い、電源制御が行われる。一方、外部装置2は、商用電源に接続されるコンセント29と電源20との間に電源投入スイッチ28が設けられ、電源20から内部回路2aへの電源の供給、切断は電源投入スイッチ28によって行われる。

又、第10図(B)の如く、電子装置1が電源11'を有している場合には、コンセント12と電源11'との間に電源スイッチ16が設けられ、電源スイッチ16のオン/オフに応じて電源11'から内部回路C Tに電源の供給、切断が行われる。

## (発明が解決しようとする問題点)

このような構成の電子装置1、外部装置2においては、電子装置1と外部装置2とを接続して、内部回路2a、C T間で電気信号、例えばデータのやりとりを行うには、両内部回路2a、C Tに電源が供給されることが必要である。この電源の供給には、従来の技術では、電子装置1の電

源に接続された時の電子装置の電源制御方式に関し、特に外部装置の電源投入切断に依存して電子装置の電源制御が行われる電子装置の電源制御方式に関する。

近年のデータ処理技術の発展に伴ない種々の電子装置が開発され、特に固定形でない非固定形、即ち携帯可能な電子装置が市場に提供されている。このような電子装置においては、内部電源を有し、単独で動作できるように構成されている。

一方、係る電子装置は、他の外部装置に接続されて、電気信号のやりとりが行われ、外部装置の機能を利用することがある。

## (従来の技術)

第10図は従来技術の説明図である。

第10図(A)の如く、電子装置1が電池11を内部電源としている場合には、電池11と内部回路C Tとの間に電源スイッチ16が設けられ、外部装置2と接続されていない時には、電源スイッチ16のオン/オフに応じて電池11から内部

源スイッチ16と外部装置2の電源投入スイッチ28の両方を操作する必要があり、いずれか一方の電源の投入では、各々の内部回路2a、C T間で信号のやりとりができないという問題点があった。

従って、操作がわずらわしく、又、第10図(A)の電池駆動形のものでは、外部装置2との接続時にも、内部回路C Tの駆動のため電池11の電力を消費せざるをえず、電池11の寿命が低下し、電子装置1の使用可能時間が短縮するという問題点もあった。

本発明は、外部装置の電源投入、切断によって電子装置の電源制御を行い、一方の電源操作で両装置の電源制御を行うことのできる電子装置の電源制御方式を提供することを目的とする。

## (問題点を解決するための手段)

第1図は本発明の原理説明図であり、第1図(A)は電子装置が電池を電源としている場合、第1図(B)は電子装置が電池を電源として有して

いない場合のものである。

図中、17はスイッチ制御部であり、外部装置2と電子装置1との接続時に、外部装置2の電源20から与えられる電源（動作電圧）供給に応じて電子装置1の電源スイッチ16を強制的に切断するものである。

従って、本発明では、電子装置1と外部装置2との接続時には、外部装置2の電源20と電子装置1の内部回路CTとが接続され且つ電子装置1には内部回路CTに外部装置2から電源供給を受けると電源スイッチ16を無効とするスイッチ制御部17が設けられている。

#### （作用）

本発明においては、外部装置2と電子装置1とが接続され、外部装置2の電源投入スイッチ28が投入されると、電源20が動作し、内部回路2aに電力供給を行うとともに電子装置1の内部回路CTにも電力供給を行う。この電力供給によって電子装置1では、スイッチ制御部17によって

このため、電子装置1は、外部より電力が供給されない場合には、電源スイッチ16の動作によって自己の電池11、電源11'より電力の供給、停止が可能となる。

#### （実施例）

##### （a）本発明が適用される装置の説明

第2図は本発明が適用される装置の構成図であり、第2図（A）は電子装置1の一例としてのデータ入力装置の外観図、第2図（B）は外部装置2の一例としての本体装置の外観図、第2図（C）は外部装置2の他の例としての通信装置の外観図である。

第2図（A）中、6はデータ入力装置であり、電子装置1の一例であり、内部に動作電池（バッテリー）11と、内部回路CTであるプロセッサ（CPU）と、メモリ（RAM）及びインターフェイス回路等とを有し、後述するキー部から入力されたデータをプロセッサの制御により、メモリに格納して保持しておくもの、60は本体であ

り、61はパワースイッチであり、本体60の上

面上部に設けられ、電源投入／切断を行うためのスイッチであり、62はディスプレイであり、液晶ディスプレイで構成され、本体60の上面上部に設けられ、入力されたデータ等を表示するもの、63はキー部であり、テンキー「0」～「9」、入力指示キー「ENTER」の他に、必要なアルファベットキー及びファンクションキーが設けられており、テンキー及びアルファベットキーでデータを入力し、「ENTER」キー及びファンクションキーで機能を入力するもの、7は光結合コネクタであり、本体60の側面に設けられ、外部装置と接続して外部装置より充電電圧BV、動作電圧E×Vccを受け且つデータ、コマンドのやりとりを行うためのものであり、第4図（A）にて後述するものである。

一方、外部装置2の電源投入スイッチ28が切断されると、電源20からの電力供給がカットされる。従って、内部回路2aへの電力供給及び内部回路CTへの電力供給が停止する。

このため、電子装置1は外部装置2の電源切断に従って電源切断される。又、スイッチ制御部17は電源スイッチ16の強制オフを解除する。

従って、外部装置2の電源投入／切断に応じて電子装置1の電源投入／切断が制御されることになる。

又、第2図（B）中、8aはプリンタ装置（本体装置）であり、データ入力装置6と接続され、データ入力装置6に内部電源より充電電圧BV及び動作電圧E×Vccを与えると同時に、データ

入力装置6からのデータを処理して伝票等を印刷発行するものであり、81は蓋であり、常時は閉じており、データ入力装置6を収容し、また解放(図の状態)されてデータ入力装置6を取出し可能とするもの、82はホルダであり、プリンタ装置8a内で回転自在に支持され、接続のため挿入されるデータ入力装置6を保持するものであり、底面部82aにデータ入力装置6の光結合コネクタ7と接続されるべき光結合コネクタ9(第4図(B)にて後述)を有しているもの、83はプリンタユニットであり、内部にプロセッサ(MPU)及びメモリ(RAM)と、プリンタを有し、伝票印刷発行を行うもの、84は伝票排出口であり、プリンタによって印刷された伝票が排出されるものである。

第2図(C)中、8bは通信装置(通信ユニット)であり、ホストコンピュータ等に接続され、データ入力装置6が接続された時に、データ入力装置6に内部電源より充電電圧B V及び動作電圧B x V c cを与えると同時にデータ入力装置6か

らのデータをホストコンピュータ等へ通信するものであり、データ入力装置6が挿入されるスロット85を有しており、スロット85底部にデータ入力装置6の光結合コネクタ7と接続されるべき光結合コネクタ9を有しているものである。

第3図は第2図構成の装置の使用例説明図である。

第3図(A)に示す如く、商品運搬用のトラック等の車輛にデータ入力装置6を収容したプリンタ装置8aが設けられ、例えば車輛の室内の上部に固定される。オペレータは取引先(スーパーマーケット等)において、プリンタ装置8aからデータ入力装置6を取出し、第3図(B)に示す如く、データ入力装置6を手にとって商品を確認しながら、商品の品名及び数量等をキー部63を操作してディスプレイ62で入力データを確認する。入力データはデータ入力装置6内のプロセッサで処理されメモリに格納される。このデータ入力装置6の単独使用時には、内部回路C Tは電池11によって電力供給される。そして、オペレータは

車輛に戻り、プリンタ装置8aの扉81を開き、データ入力装置6をホルダ82に挿入し、データ入力装置6のコネクタ7とホルダ82のコネクタ9とを接続せしめる。

これによって、データ入力装置6内のメモリの入力データはコネクタ7、9を介しプリンタ装置8aのプロセッサへ伝えられ、プリンタ装置8aのプロセッサの編集結果によりプリンタが動作して伝票印刷され、印刷伝票が排出口84より排出される。オペレータはこの伝票を取引先に渡す、又、オペレータが自己の事務所に戻った時に、事務所に設けられた第3図(C)の通信ユニット8bにデータ入力装置6を、プリンタ装置8aへの接続と同様に接続し、通信ユニット8bを介しホストコンピュータにデータ入力装置6内の入力データを通信して、売上集計等に使せしめる。

このデータ入力装置6がプリンタ装置8a又は通信ユニット8bへ接続された時には、プリンタ装置8a又は通信ユニット8bの電源回路から充電電圧B Vが供給され、内部の電池に充電が行わ

れる。

更に係る電源回路から動作電圧B x V c cが別途データ入力装置6に与えられ、この時データ入力装置6の内部回路C Tに係る外部からの動作電圧B x V c cによって駆動される。

第4図はこれら装置に設けられたコネクタ7及び9の構成図である。

図中、70a、70bはガイド孔であり、プリンタ装置8aや通信ユニット8bに設けられる他方のコネクタ9の後述する位置合せ用スタッドを受け入れるためのもの、71a~71dはリード端子用孔であり、他方のコネクタ9の後述する信号線用ピンを各々受け入れ、信号線の電氣的接続を行うためのもの、72は光接続部であり、3つの発光素子(発光ダイオード)73と、6つの受光素子(フォトランジスタ)74とで構成され、後述する他方のコネクタ9の6つの発光素子及び3つの受光素子と対向して光結合による信号のやりとりを行うもの、75はコネクタ支持部であり、ガイド孔70a、70b、リード端子用孔71a

～71d、光接続部72とが設けられるものである。

90a、90bは位置合せ用スタッドであり、データ入力装置6に設けられる一方のコネクタ7のガイド孔70a、70bに挿入されて、コネクタ9の接続時の保持と位置合せを行うもの、91a～91dは信号線用ピンであり、一方のコネクタ7のリード端子用孔71a～71dに挿入されて、信号線の電氣的接続を行うもの、92は光接続部であり、6つの発光素子（発光ダイオード）93と、3つの受光素子（フォトランジスタ）94とで構成され、一方のコネクタ7との接続時、各々一方のコネクタ7の6つの受光素子74と、3つの発光素子73とに対向し、光結合による信号のやりとりを行うもの、95はコネクタ支持部であり、位置合せ用スタッド90a、90b、信号線用ピン91a～91d、光接続部92が設けられるものである。

コネクタ7とコネクタ9とを接続するには、コネクタ9の位置合せ用スタッド90a、90bが

コネクタ7のガイド孔70a、70bに挿入されるようにデータ入力装置6をプリント装置8aのホルダ82又は通信ユニット8bのスロット85に挿入する。

これによってコネクタ9の信号線用ピン91a～91dはコネクタ7のリード端子用孔71a～71dに挿入され、電氣的接続が行われ、又コネクタ9の光接続部92とコネクタ7の光接続部72が対向し、その発光素子93はその受光素子74に、その受光素子94はその発光素子73に対向し光結合が可能となる。

このような光結合を用いたコネクタにおいては、光結合に不向きな電力供給用、接続検出用及びシグナルグランド用信号線は信号線用ピン91a～91dとリード端子用孔71a～71dの電氣的接続によって行い、一方、光結合のできるデータ線、クロック線等は光接続部92と72との光結合によって行うようにしている。光結合による接続は、機械的接続による電氣的接続に対し、ピンの摩耗劣化による接続不良を考慮せずに済むので

信頼性の高い接続ができ、且つ電氣的に分離されており端子が露出していないから、静電気の影響による内部回路の破壊も防止できる。

このようなコネクタ7、9において、本発明によれば、接続検出用には、例えば信号線用ピン91aとリード端子用孔71aとが用いられ、1本の信号線が割当てられ、シグナルグランド用には、信号線用ピン91bとリード端子用孔71bとが、動作電圧供給用には信号線用ピン91cとリード端子用孔71cとが、バッテリー充電電圧供給用には信号線用ピン91dとリード端子用孔71dとが割当てられる。

上述の実施例では、外部装置2としてプリント装置8a、通信装置8bを例に説明したが、単なる電源回路と内部回路とを有するものであってもよく、コネクタも光結合のものでなくてもよい。

(b)本発明電子装置の実施例の説明。

第5図は本発明の電子装置の一実施例ブロック図である。

図中、第1図、第2図及び第4図で示したもの

と同一のものは同一の記号で示してあり、10はプロセッサ（CPU）であり、マイクロプロセッサで構成され、データ入力装置6の動作をプログラムの実行によって行うもの、PCUは電源制御部であり、CPU10等の内部回路CTへの電源制御及び電池11への充電制御を行うもの、14はアナログ・デジタル変換器（以下A/Dコンバータと称す）であり、電池11の電圧（アナログ）をデジタル値に変換してCPU10へ入力するもの、15は第1の開閉部であり、リレー等のスイッチング手段で構成され、電池11とコネクタ7の充電端子間に設けられ、CPU10の制御によって外部の外部装置2（第2図の本体装置8a及び通信ユニット8b）のコネクタ9のピン91dから充電電圧（電流）BVの供給、供給停止を行うもの、16は前述の電源スイッチ（第2の開閉部）であり、半導体スイッチ、リレー等のスイッチング手段で構成され、電池11の出力側に設けられ、パワーオン/オフスイッチを構成し、電子装置内部への電池11からの電圧（電流）の供

給、供給停止を行うもの、17は前述のスイッチ制御部であり、電圧検出回路で構成され、ピン91cよりの動作電圧 $E \times Vcc$ を監視し、動作電圧 $E \times Vcc$ が与えられたことを検出して、第2の開閉部16を強制的にオフとし、電池11からの内部回路への電圧供給をカットし、後述するI/Oポートに動作電圧オン信号 $E \times Vcc \text{ ON}$ を与えるものである。18は第3の開閉部であり、通常オフ状態にあり、前述のピン91cよりの動作電圧 $E \times Vcc$ を内部回路に供給するもの、19はパワーオンリセット回路であり、パワースイッチ61のオン側へのセットによって第2の開閉部16をオンするとともにCPU10等の内部回路へリセット信号を発するものである。尚、A/Dコンバータ14は、電池11の出力側と、第2及び第3の開閉部16、18の結合点の電圧を選択的にデジタル値に変換するように構成されている。

64はランダムアクセスメモリ（以下RAMと称す）であり、入力データ等を格納しておくもの、

RESETが与えられる内部回路は、CPU10、ディスプレイ62、キー部63、RAM64、ROM65、I/Oポート66及びインターフェイス67である。

次に、第5図構成の動作を説明する。

係る構成のデータ入力装置6の単独の基本的動作は、CPU10がバスBUSよりキー部63の入力内容をバスBUSより読出し、入力内容を解釈して、処理（例えば、加減算、掛算、割算等の演算処理や検索処理）が指示されれば、その指示された処理を実行し、一般データであればバスBUSを介しディスプレイ62及びRAM64に係るデータをバスBUSを介し与えて格納せしめる。又、ディスプレイ62はデータを表示せしめ、これらはCPU10がROM65のプログラムを読出し、実行して行く。

この場合には、データ入力装置6においては、外部装置と接続されておらず、パワースイッチ61がオン（ON）側にセットされ、パワーオンリセット回路19を介し第2の開閉部16がこれに

65はリードオンリーメモリ（以下ROMと称す）であり、プログラムを格納しておくもの、66は入出力ポート（以下I/Oポートと称す）であり、電源制御のため、A/Dコンバータ14の出力（電圧VB）を受け、又A/Dコンバータ14に指令SELを発し、且つ第1の開閉部15にチャージオフ指令C-OFFを出力し、電圧検出回路17からの動作電圧オン信号 $E \times Vcc \text{ ON}$ を受け、更にコネクタ9のピン91aからセット信号SETを受けるもの、67はインターフェイスであり、コネクタ7の光結合部72を介し外部装置のコネクタ9の光結合部92よりRS-232Cインターフェイス手順で送受信を行うためのもの、BUSはバスであり、CPU10と、ROM65、RAM64、キー部63、ディスプレイ62、I/Oポート66及びインターフェイス67との間でアドレス、データ、制御信号のやりとりを行うためのものである。

尚、ピン91bから供給されるシグナルグラウンド信号SG及び動作電圧Vcc、リセット信号R

より閉じ、電池11より第2の開閉部16を介しCPU10等の各構成ユニットに動作電圧Vccが与えられる。

一方、パワースイッチ61をオフ側にセットすると、CPU10に割込みが生じ、これによってCPU10はパワーオフ指示と判定し、実行中の処理の終了を待ち、必要な内部情報をバッテリーバックアップされたRAM64にセーブするセーブ動作等実行後、第2の開閉部16にパワーオフ指令P-OFFを与え、第2の開閉部16を開き、電池11からの電源供給を解除する。

このパワーオン中に、CPU10は、パワースイッチ61のオン指令によってバスBUSを介しI/Oポート66よりA/Dコンバータ14に前述の結合点、即ち、第2の開閉部16を介し与えられる電池11の電圧をデジタル値に変換するように指令する。A/Dコンバータ14は電池11の電圧をデジタル値に変換し、CPU10はバスBUSを介し変換された電圧VBを読出し、監視する。そして、電池11の電圧VBが予め定め

た第1の電圧 $V_{s'}$ まで低下したことを検知すると、CPU10はディスプレイ62にバッテリーアラーム(例えば“充電せよ”)の表示を行いオペレータに警告する。更にパワーオンリセット回路19は電池11の電圧 $V_B$ が予め定めた第2の電圧 $V_s$ ( $V_s < V_{s'}$ )まで低下すると、第2の閉閉部16のパワーオン指令 $P-ON$ を解除し、強制的に第2の閉閉部16を開き、電池11からの電圧供給をカットする。

#### (4)本発明外部装置の実施例の説明

第6図は外部装置2の一実施例ブロック図であり、通信ユニット8bの内部構成を示している。

図中、第1図、第2図及び第4図で示したものは同一の記号で示してあり、21、23はラインドライバ、22、24はラインレシーバであり、電源回路20からの二次電源( $ExVcc$ )を受け動作し、ラインレシーバ24は、下位からのSD(送信データ)線、RS(送信要求)線、ER(端末レディ)線をコネクタ26bを介し受けラインドライバ21へ与えるもの、ラインドライバ

21は、ラインレシーバ24から及びコネクタ9からのSD線、RS線、ER線のデータをコネクタ26aを介し上位へ出力するもの、ラインレシーバ22は、上位からのCD(キャリアデテクト)線、RD(受信データ)線、CS(送信許可)線、DR(受信タイミング)線をコネクタ26aを介し受け、ラインドライバ23及びコネクタ9へ与えるもの、ラインドライバ23は、ラインレシーバ22からのCD線、RD線、CS線、DR線のデータをコネクタ26bを介し下位へ出力するものである。従って通信ユニット8bは、ラインドライバ21、23、ラインレシーバ22、24及びコネクタ9を有する分岐転送回路で構成されており、下位からのデータを上位へ又は上位からのデータを下位へ転送するとともにデータ入力装置6がコネクタ7によってコネクタ9に接続されるとデータ入力装置6と上位との間でデータの分岐転送を行うものである。

25は電源投入信号発生回路であり、25aは信号発生回路25のリレーコイルであり、電源回

路20に接続され、25bはリレー接点であり、リレーコイル25aに電流が供給されることによって閉じ、コネクタ27aよりケーブルCL1に電源投入信号を出力するものである。

28は電源投入スイッチであり、電源回路20に電源投入を行うもの、29はコンセントであり、商用電源に電源回路20を接続するためのもの、27bはコネクタであり、下位の通信ユニット8bからの電源投入信号を受け、電源回路20へ与えるものである。

第6図構成の動作について説明する。

電源投入スイッチ28を投入すると、電源回路20の電源投入が行われ、これによって電源回路20は充電電圧 $BV$ 及び二次電源(動作電圧) $ExVcc$ を出力する。

これとともに信号発生回路25のリレーコイル25aが励磁され、リレー接点25bが閉じ電源投入信号がコネクタ27aより上位へ出力される。

この電源投入信号の上位への出力の意味を第7図により説明する。

一般に、通信ユニット8bはホストコンピュータに対しモデムを介し複数直列接続される。

このため、ホストコンピュータ側の上位の通信ユニット8bに電源が投入されていないと、下位の通信ユニット8bに電源を投入しても、下位の通信ユニット8bは上位の通信ユニット8bを介してホストコンピュータと通信できない。

このため、電源投入信号をケーブルCL1を介し上位の通信ユニット8bの電源回路20に与えて、上位の通信ユニット8bを強制的に電源投入し、上位通信ユニット8bを介するデータ転送パスを形成するものである。

一方、前述の電源回路20からの動作電圧 $ExVcc$ は、各ラインドライバ21、23、ラインレシーバ22、24に、更にコネクタ9のピン91cに与えられ、充電電圧 $BV$ はコネクタ9のピン91dに与えられる。

#### (4)電子装置と外部装置との接続時の動作説明

通信ユニット8bの電源投入スイッチ28を投入して、データ入力装置6(電子装置1)を通信



ユニット8bに挿入し、コネクタ7と9とを接続すると、コネクタ9のピン91cよりコネクタ7を介しデータ入力装置6の各部に電源20より動作電圧 $E \times Vcc$ が与えられ且つコネクタ9のピン91dよりコネクタ7を介しデータ入力装置6の電池11に充電電圧BVが供給され、電池11の充電が行われる。

この動作電圧 $E \times Vcc$ によって第3の開閉部18がオンし、動作電圧 $E \times Vcc$ の内部回路CTへの供給を可能とするとともに、スイッチ制御部（以下電圧検出回路と称す）17によって第2の開閉部16をオフ（開き）、電池11からの電圧供給をカットし、I/Oポート66へ動作電圧オン信号 $E \times VccON$ を発し、CPU10へ通知する。

内部回路（CPU10等）はこの与えられた動作電圧 $Vcc$ によって動作でき、且つCPU10はセット信号SET及び動作電圧オン信号 $E \times VccON$ をI/Oポート66よりバスBUSを介し検知することで、接続及び動作電圧供給を検出

する。

即ち、通信ユニット8bの電源投入スイッチ28のオンによって、電子装置1も電源20からの動作電圧 $E \times Vcc$ によって電源供給（投入状態）となり、又、電子装置1の電池11からの電力供給はカットされる。

又、コネクタ9のピン91dからの充電電圧BVが通常ブレイク状態である第1の開閉部15を介し電池11に供給され、充電が行われる。これによってCPU10はI/Oポート66を介しA/Dコンバータ14に、電池11の充電電圧の監視のため、電池11の出力側、即ち、オフされた第2の開閉部16の前段の電圧をデジタル値に変換するように指令する。充電電圧VBはA/Dコンバータ14でデジタル値に変換され、CPU10はバスBUSを介し、変換された電圧VBを送出し監視する。充電の完了は充電電圧がピーク値に達した場合であるから、CPU10はピーク値に達し $\Delta V$ だけ低下した時にバスBUSを介しI/Oポート66から第1の開閉部15にチャージ

オフ指令C-OFFPを発し、第1の開閉部15を開き充電電圧の電池11への供給をカットする。

この充電制御によって、外部装置側に過充電保護回路を設けずに済み、又電池の電圧低下検出もでき、これらのハードウェアを要しない。

又、送受信を行うため、CPU10よりバスBUSを介しインターフェイス67よりER線へ端末レディーが送られ、更にオペレータがキー部63の送信キーを押下すると同様にRS線に送信要求が発せられる。ホストコンピュータはモデムMDMを介し前述のバスでこれを検出し、CS線より送信許可を発し、CPU10がインターフェイス回路67、バスBUSを介しこれを検知すると、RAM64の入力データをバスBUS、インターフェイス回路67を介しコネクタ7、9よりSD線へ出力し、モデムMDMを介しホストコンピュータへ送信する。

一方、ホストコンピュータのデータを受信するには、ホストコンピュータがモデムMDMを介しRD線へ受信データ、DR線へ受信タイミング信

号を与え、データ入力装置6はコネクタ9、7、インターフェイス回路67よりバスBUSを介し、CPU10の指示でRAM64に格納される。

このようにして、下位側通信インターフェイス装置が上位側インターフェイス装置の電源を自動的に投入して、データ転送バスを形成し、接続されたデータ入力装置とホストコンピュータとの間のデータのやりとりに係るデータ転送バスを介し実行せしめる。

又、動作電圧 $E \times Vcc$ が供給されなくなると、即ち、コネクタ7、9の接続が解除される又は外部装置の電源回路20がオフとなる（即ち電源投入スイッチ28が切断される）と、第3の開閉部18がオフとなり、これとともに電圧検出回路17による第2の開閉部16の強制オフも解除され、第2の開閉部16はパワースイッチ61によって通常の制御が行われ、電池11の内部回路への電圧供給が可能となる。

このようにして、外部装置2に電子装置1が接続された時には、電子装置1は、外部装置2の電

源投入スイッチ28の投入によって電源20から電力供給され、電源投入スイッチ28の切断によって電力供給がカットされ、外部装置2の電源投入スイッチ28の動作に応じて電子装置1への電力供給、切断、即ち電源制御が行われる。又、電力供給中は、電子装置1の電池11からの電力供給はカットされ、電池11の寿命も延びる。

データ入力装置6（電子装置1）では外部装置2（プリンタ装置8a、通信ユニット8b）から充電電圧BVの他に動作電圧ExVccを受け、電池11への充電と内部回路10等への動作電圧供給が独立に行われ、内部回路の動作、即ち充電制御や送受信動作等が充電中にも実行できる。

上述の実施例では、外部装置2として通信ユニット8bを例に説明しているが、本体装置8aでもよい。この場合本体装置8aは通信機能を有しないため、信号発生回路25は不要であり、又制御回路2aは、マイクロプロセッサで構成され、データ入力装置6からのデータを編集してプリンタに伝送出力するものとなる。又、本体装置8a

が車載に搭載される場合は、車載のバッテリーより電源回路20に電力供給される。

又、適用される装置も実施例のデータ入力装置に限らず、他の電池駆動又は電源駆動の電子装置であればよく、CPU10にI/Oポート内蔵形のものを用いれば、I/Oポート66を設けなくてもよい。

#### (4) 電子装置の電源制御部の詳細説明

第8図は第5図構成における電源制御部PCUの回路図である。

図中、第5図で示したものと同一のものは同一の記号で示しており、第1の開閉部15は、ノーマルオン（マーク）状態のリレー接点r41と、その励磁コイルRL1と、励磁コイルRL1をチャージオフ信号C-OFFによって励磁するトランジスタTR5で構成され、充電電圧BVを電池11へ供給及び供給停止するもの、第2の開閉部16は、第1のトランジスタTR3と、そのベース抵抗R4、R5と、第2のトランジスタTR4と、そのエミッタ抵抗R7と、ベース抵抗R6と、

ダイオードD3、D4、D5、D6とで構成され、第2のトランジスタTR4のベース電圧の変化によって、第2のトランジスタTR4をオン又はオフし、これによって第1のトランジスタTR3をオン又はオフし、電池11と内部回路との接続切断を行うものである。電圧検出回路17は、動作電圧ExVccを分圧するための分圧抵抗R9、R10と、分圧電圧を入力とする電圧検出回路IC1とで構成され、入力分圧電圧が所定値以下なら出力outをオープンとし、所定値以上なら出力outをグランドGNDに落とし、動作電圧オン信号ExVccONを出力するもの、第3の開閉部18は、第1のトランジスタTR1と、そのベース抵抗R1、R2と、第2のトランジスタTR2と、そのベース抵抗R19と、分圧抵抗R3、ダイオードD1、D2とで構成され、動作電圧ExVccによって第2のトランジスタTR2がオンし、第1のトランジスタTR1をオンするもの、パワーオンリセット回路19は、内部回路への動作電圧Vccを分圧する分圧抵抗R11、R12

と、分圧電圧を入力とする電圧検出回路IC2と、パワースイッチ61のオン側接点61aを入力とするインバータI1と、ダイオードD7及び抵抗R14と、積分回路を構成する抵抗R15及びコンデンサC1とインバータI2、I3、I4とで構成され、後述する如く、パワースイッチ61のオンによってパワーオン信号P-ONを発するとともにリセット信号RESETを発し、且つ動作電圧Vccが負荷のショート及び電池11の容量低下により低下した時にリセット信号RESETを発生するもの、61はパワースイッチであり、オン接点61aとオフ接点61bと抵抗R16とで構成され、オン接点61aは、パワーオンリセット回路19に、オフ接点61bはCPU10へ接続されるものである。尚、R8、R17は抵抗、DZ1はツェナーダイオードである。

次に、第8図構成の動作について説明する。

先づ、コネクタ9によって外部装置がコネクタ7に接続されると、コネクタ9のピン91aよりセット信号SETが、ピン91cより動作電圧E

$\times V_{cc}$  が、ピン91dより充電電圧BVが与えられる。

この動作電圧 $E \times V_{cc}$ によって第3の開閉部18においてトランジスタTR2のベースがベース抵抗R3によって高められ、トランジスタTR2がオンし、これによってトランジスタTR1のベースを抵抗R2を介し接地し、トランジスタTR1をオンとする。これによって動作電圧 $E \times V_{cc}$ の内部回路への供給が可能となる。

これとともに動作電圧 $E \times V_{cc}$ によって電圧検出回路IC1の入力分圧電圧が高められ、出力outを接地（ローレベル）する。

これによって、動作電圧オン信号 $E \times V_{cc} ON$ がI/Oポート66へ与えられるとともに、第2の開閉部16の第2のトランジスタTR4のベースをダイオードD6を介し接地し、第2のトランジスタTR4をオフ状態にする。従って、第2の開閉部16の第1のトランジスタTR3のベースがハイレベルに保たれ、第1のトランジスタTR3もオフ状態になり、電池11と内部回路とを

切り離す。

この電圧検出回路IC1は動作電圧 $E \times V_{cc}$ が与えられている間、出力outをローレベルにするので、例えばダイオードD5を介しハイレベルのパワーオン信号PONが与えられても、第2のトランジスタTR4をオフ、従って第1のトランジスタTR3をオフに保ち、電池11は内部回路と強制的に切り離される。

即ち、パワースイッチ61のオン/オフにかかわらず、第2の開閉部16はオフとなり、内部回路には第3の開閉部18より動作電圧 $E \times V_{cc}$ が与えられ、即ちパワーオン状態となる。

これによって充電電圧BVはリレー接点r1を介し電池11に与えられ、独立に充電動作が行われるとともに内部回路（CPU10等）はこの与えられた動作電圧 $E \times V_{cc}$ によって動作でき、且つCPU10はセット信号SET及び動作電圧オン信号 $E \times V_{cc} ON$ をI/Oポート66よりバスBUSを介し検知することで、接続及び動作電圧供給を検出する。

この充電中に、前述の如く、CPU10はI/Oポート66を介しA/Dコンバータ14に、電池11の充電電圧の監視のため、電池11の出力側、即ち、オフされた第2の開閉部16の前段の電圧をデジタル値に変換するように指令する。

充電電圧VBはA/Dコンバータ14でデジタル値に変換され、CPU10はバスBUSを介し、変換された電圧VBを送出し監視する。

CPU10は前述の如く充電完了を検出すると、バスBUSを介しI/Oポート66から第1の開閉部15のトランジスタTR5にチャージオフ指令C-OFFPを発し、トランジスタTR5をオンし、励磁コイルRL1に電流を流して励磁し、リレー接点r1を開き、充電電圧BVの電池11への供給をカットする。

前述の如く、この間にCPU10は外部装置と送受信動作を行うことができる。

又、動作電圧 $E \times V_{cc}$ が供給されなくなると、即ち、コネクタ7、9の接続が解除される又は外部装置の電源回路20がオフとなると、電圧検出

回路IC1の出力outはオープン、即ちハイレベルになり、第2の開閉部16の第2のトランジスタTR4の強制オフは解除される。

又、第3の開閉部18においては、動作電圧 $E \times V_{cc}$ の供給がなくなることによって第2のトランジスタTR2のベース電位が低下し、第2のトランジスタTR2がオフし、これによって第1のトランジスタTR1のベース電位がハイレベルとなるので、第1のトランジスタTR1もオフし、第3の開閉部18はオフとなる。

この時、第2の開閉部16の第2のトランジスタTR4は電圧検出回路IC1の出力オープン、即ちハイレベルによってCPU10からパワーオフ指令が発せられない限り、第2のトランジスタTR4はオンとなり、第1のトランジスタTR3もオンとなって、内部回路CTには外部からの動作電圧 $E \times V_{cc}$ の供給が停止されても、電池11から内部回路CTに電力供給し、CPU10の処理を続行せしめる。そしてCPU10は処理終了によってローレベルのパワーオフ指令P-O

FFを発し、第2のトランジスタTR4のベース電位を下げ、オフにし、これにより第1のトランジスタTR3をオフにして、電池11からの電力供給をカットする。

又、外部装置と接続され且つ外部装置の電源回路20がオフとされている時に、パワースイッチ61をオンにしても、電池11の電力を消費させないようにするためには、CPU10はセット信号SETがオンであり且つ動作電圧オン信号ExVccONがない時には、電源投入されてもパワーオフ指令P-OFFを発するように構成しておく。これによって、この状態で、パワースイッチ61がオンにされ、後述するパワーオンリセット回路19を介しパワーオン指令P-ONが出力され、第2の開閉部16の第2のトランジスタTR4がオンされ、従って第1のトランジスタTR3がオンされ、電池11より内部回路に動作電圧Vccが与えられても、CPU10はこれによって動作し、セット信号SETがオンで動作電圧オン信号ExVccONがない時にはパワーオフ指令

P-OFFを第2の開閉部16の第2のトランジスタTR4に発し、第2のトランジスタTR4をオフし、これによって第1のトランジスタTR3をオフして電池11からの給電を強制カットする。従って、電子装置1（データ入力装置6）が外部装置2（本体装置8a又は通信ユニット8b）に接続されている時は、外部装置2の電源回路20のオン/オフによって電子装置1の電源オン/オフが行われる。従って、係る接続時には電子装置1のパワースイッチ61の機能は無視され、これによって接続時の電池11の消耗も防止できる。即ち、電子装置1を動作させたければ、電源回路20をオンとすればよい。

次に、データ入力装置6が外部装置と接続されていない場合、即ち単独使用時の電源制御について第9図を用いて説明する。

パワースイッチ61のオン接点61aを接続すると、パワースイッチ61aよりパワーオンリセット回路19にローレベル出力のオン接点信号aが与えられる。オン接点信号aはインバータI4

で反転され、ハイレベルパワーオン指令P-ONを第2の開閉部16に与える。第2の開閉部16では、第2のトランジスタTR4のベースがダイオードD5、D3を介しハイレベルとなり、オンする。第2のトランジスタTR4のオンにより、第1のトランジスタTR3のベースが抵抗R5を介し接地され、第1のトランジスタTR3もオンし、これによって電池11と内部回路が接続され、出力電圧Vccは第9図の如く徐々に上昇していく。

出力電圧Vccを監視する電圧検出回路IC2は、分圧抵抗R11、R12より与えられる入力電圧によって、出力電圧Vccがリセット電圧Vref以上になると、出力outをグランドGNDに接続し、出力outをローレベルにする。従って、パワーオンリセット回路19の電圧検出回路IC2の出力outとパワースイッチ61のオン接点61aの接続点cの電位は、第9図に示す如くオン接点61aのオンからローレベルが保持される。

このc点のローレベルによって、インバータI1の出力はハイレベルとなるから、抵抗R15を介しコンデンサC1に電流が流れ、積分動作が行われ、コンデンサC1の入力点bの電位は徐々に上昇し、コンデンサC1の電位が基準電圧Vaを超えると、2段のインバータI2、I3からリセット信号RESETが出力される。このリセット信号RESETは、CPU10を含む内部回路へ与えられ、リセット信号RESETがハイレベルの時は、内部回路のリセットが解除され、ローレベルの時は、内部回路が強制リセット状態とされる。

従って、内部回路は供給された動作電圧Vccがリセット電圧Vrefを超えた時から、動作可能となるが、抵抗R15とコンデンサC1の積分回路の時定数 $T = R15 \times C1$ で決定される遅延時間（リセット時間）Rt後にリセットが解除される。この様にして、内部回路は電源投入によって動作電圧Vccが与えられた後、内部リセットに要する時間が確保され、リセット信号RESB

Tのハイレベルによってリセットが解除され、通常動作が可能となる。

このリセット解除後に、前述の如く、CPU10は、バスBUSを介しI/Oポート66よりA/Dコンバータ14から電池11の電圧を監視し、電池11の電圧VBが予め定めた第1の電圧V<sub>0</sub>まで低下したことを検知すると、CPU10はディスプレイ62にバッテリーアラーム（例えば“充電せよ”）の表示を行いオペレータに警告する。

又、このリセット解除後に、前述の基本動作が実行される。

即ち、CPU10がバスBUSよりキー部63の入力内容をバスBUSより読出し、入力内容を解読して、処理（例えば、加減算、掛算、割算等の演算処理や検索処理）が指示されれば、その指示された処理を実行し、一般データであればバスBUSを介しディスプレイ62及びRAM64に係るデータをバスBUSを介し与えて格納せしめる。又、ディスプレイ62はデータを表示せしめ、

即ち、負荷である内部回路のショート検出によって直ちにリセット信号RESETを発し、且つ電圧供給をカットして、内部回路の保護が可能となる。又、電池11の容量不足によって出力電圧V<sub>cc</sub>がリセット電圧V<sub>ref</sub>以下になった時も同様に電圧検出回路IC2のオープンによって電池11から内部回路への電圧供給がカットされる。

これによって、電池11の電圧低下による内部回路の誤動作が防止される。

このショート及び低電圧検出は、CPU10の前述のA/Dコンバータ14の出力監視によっても行えるが、CPU10で行うには電圧低下を検出して、パワーオフ指令P-OFFを発するまでに処理が必要であり、その間に内部回路が破壊されるおそれがある。従ってパワーオンリセット回路19によって直ちに第2の開閉部16をオフ（開放）することによって、迅速なショート及び低電圧保護を行うことができる。又、パワーオンリセット回路は、リセット機能と短絡保護、低電圧保護の機能を兼ね備えており、これによってハ-

これらはCPU10がROM65のプログラムを読出し、実行して行う。

更に、このリセット解除後の内部回路がショート（短絡）状態になり、過電流が流れると、出力電圧V<sub>cc</sub>は第9図の如く、低下する。この出力電圧V<sub>cc</sub>がリセット電圧V<sub>ref</sub>以下になると、パワーオンリセット回路19の電圧検出回路IC2は直ちにこれを検出し、出力o<sub>u</sub>tをオープン状態、即ちハイレベルとする。これによって積分回路の出力点bの電位はインバータI1を介し零に落ち、従って、インバータI2、I3からのリセット信号RESETはローレベルとなり内部回路を強制リセットする。これとともに接続点cの電位がハイレベルとなるからインバータI4を介するパワーオン指令P-ONはローレベルとなり、従って第2の開閉部16の第2のトランジスタTR4がオフとなり、これによって第1のトランジスタTR3もオフとなって、第2の開閉部16が閉かれ、電池11からの内部回路への電圧供給がカットされる。

ドウェアを共用している。

一方、パワースイッチ61がオフ側、即ち、オフ接点61bが接続されるとCPU10へローレベルのオフ接点信号が与えられる。

このパワースイッチ61をオフ側にセットすると、CPU10に割込みが生じ、これによってCPU10はパワーオフ指示と判定し、実行中の処理の終了を待ち、必要な内部情報をバッテリーバックアップされたRAM64にセーブするセーブ動作等実行後、第2の開閉部16にローレベルのパワーオフ指令P-OFFを与える。これによって第2のトランジスタTR4のベース電位が下がり、第2のトランジスタTR4がオフとなり、従って第1のトランジスタTR3のベース電位が上がり、第1のトランジスタTR3もオフとなり、第2の開閉部16が閉き、電池11から内部回路への電圧供給がカットされる。

従って、第2の開閉部16は、パワースイッチ61のオンによって直ちにオンし（閉じ）、電池11からの内部回路への電圧供給を行なう。又、

パワースイッチ61のオフの場合には、CPU10のコマンドによって、即ちソフトウェアによって、第2の開閉部16はオフされ、電池11からの内部回路への電圧供給をカット（切断）する。即ち、このパワーオフは、CPU10によって行われ、これによってセーブ動作後の電源切断が実行でき、データの破壊を防止できる。

一方、ショート（短絡）時及び電池の電圧低下時にはパワーオン指令P-ONがローレベルとなることで直ちに第2の開閉部16はオフされる。この様なショート時には、セーブ動作より内部回路の破壊防止が優先され、データの保護は行われないが、内部回路の破壊は防止される。

以上本発明を実施例により説明したが、本発明は本発明の主旨に従い種々の変形が可能であり、本発明からこれらを排除するものではない。

#### （発明の効果）

以上説明した様に、本発明によれば、電子装置が外部装置に接続された時は、外部装置の電源投

入／切断に従って電子装置の電源も制御され、操作が簡単化されるという効果を実し、特に係る装置の操作性を向上しうる。又、電子装置が電池駆動の場合には、電池の消耗を防ぎ、電子装置の動作時間を長くすることができるという効果も実し、特に電池駆動の装置に適用して有用である。

#### 4. 図面の簡単な説明

第1図は本発明の原理説明図、

第2図は本発明が適用される装置の構成説明図、

第3図は第2図構成装置の使用例説明図、

第4図は第2図構成装置に用いられるコネクタの説明図、

第5図、第6図は本発明の実施例構成図、

第7図は第6図構成の動作説明図、

第8図は第5図構成の電源制御部の回路図、


第9図は第8図構成のパワーオンリセット回路の動作説明図、

第10図は従来技術の説明図である。


図中、1—電子装置、

- 2—外部装置、
- 10—プロセッサ、
- 11—電池、
- 11'—電源、
- 16—電源スイッチ、
- 17—スイッチ制御部、
- 20—電源回路、
- 28—電源投入スイッチ、
- CT、2a—内部回路。

特許出願人 富士通株式会社  
代理人弁理士 山谷 略 榮




本発明の原理説明図  
第1図





電子装置、充電装置に用いられるコネクタ構成図

第4図




本発明が適用される装置の構成説明図

## 第 2 図




本発明が適用される装置の使用例説明図

第 3 図




### 本発明の一実施例 電子装置の構成図

## 第 5 図




本発明の一実施例外部装置の構成図

第6図




通信ユニットの動作説明図

第7図



パワーオンリセット回路の動作説明図


第9図



電源制御部の回路図

第8図





従来技術の説明図

第10図